【晶振廠家經(jīng)驗(yàn)】如何設(shè)計(jì)一個(gè)晶振電路？

【晶振廠家經(jīng)驗(yàn)】如何設(shè)計(jì)一個(gè)晶振電路？  晶振存在于大大小小的電路板中，就連小小的U盤中也會(huì)有晶振的存在，那么如何進(jìn)行晶振電路設(shè)計(jì)？本文晶光華小編將為你詳細(xì)解析。

（1）在電路設(shè)計(jì)中，我們必須要讓晶振，外部電容器與IC之間的信號(hào)線盡可能保持最短。其根本在于當(dāng)非常低的電流通過(guò)IC晶振振蕩器的時(shí)候，線路太長(zhǎng)的話，會(huì)導(dǎo)致它對(duì)EMC,ESD與串?dāng)_產(chǎn)生非常敏感的影響。而且線路太長(zhǎng)會(huì)給振蕩器增加寄生電容。

（2）需要特別注意晶振和地的走線。

（3）晶振外殼要接地。

（4）晶振的位置盡可能要遠(yuǎn)離時(shí)鐘線路和頻繁切換的信號(hào)線。

晶振電路在電路板的設(shè)計(jì)

（1）總線信號(hào)都用電阻拉一下。之所以這樣做的原因有很多，但并一定每個(gè)都需要，在上下拉電阻拉一個(gè)單純的輸入信號(hào)，電流也就幾十微安以下。如果拉一個(gè)被驅(qū)動(dòng)的信號(hào)，電流將會(huì)達(dá)到毫安級(jí)。如果對(duì)于數(shù)據(jù)和地址總線上的信號(hào)，都進(jìn)行上拉，幾瓦的功耗都將消耗在上面。

（2）CPU和FPGA不用的信號(hào)怎么處理

如果選擇懸空，受外界一點(diǎn)點(diǎn)干擾，就可能成為反復(fù)震蕩的輸入信號(hào)。MOS器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。如果全部上拉，也會(huì)有微安級(jí)電流，所以最好設(shè)置成輸出。

（3）存儲(chǔ)芯片的片選信號(hào)接地

大部分存儲(chǔ)器在片選有效時(shí)候的功耗是片選無(wú)效時(shí)候的100倍以上，所以最好使用CS來(lái)控制芯片，而不要一直接地。并且在滿足要求的情況下，盡可能的縮短片選脈沖的寬度。

（4）關(guān)于信號(hào)過(guò)沖

大部分信號(hào)都是有過(guò)沖的，如果過(guò)沖不是很大，就不需要添加匹配電阻。如果和輸出阻抗匹配上同樣大小的電阻，將會(huì)導(dǎo)致電流大，提高了功耗，也會(huì)減小信號(hào)幅度，嚴(yán)重的時(shí)候?qū)?huì)導(dǎo)致不能使用。所以對(duì)于TTL、LVDS、422等信號(hào)，只要做到過(guò)沖可以接受即可。

（5）電源芯片功耗問(wèn)題

電源芯片等一些小芯片，手冊(cè)上寫的功耗很小，但是加上負(fù)載之后就不一樣了。在使用這些芯片的時(shí)候，需要注意所帶的負(fù)載情況。

晶體元件的負(fù)載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負(fù)載電容。要求高的場(chǎng)合還要考慮ic輸入端的對(duì)地電容。應(yīng)用時(shí)一般在給出負(fù)載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻。

晶振的負(fù)載電容CI=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd、Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容,Cic（集成電路內(nèi)部電容）+△C（PCB上電容)，當(dāng)它的負(fù)載電容小于CI時(shí)，其振蕩頻率正向偏移；而當(dāng)它的負(fù)載電容大于CI時(shí)，其振蕩頻率負(fù)向偏移。

調(diào)整方式上：在輸出脈沖頻率產(chǎn)生偏移，且調(diào)整微調(diào)電容C1無(wú)效的情況下，可用頻率計(jì)測(cè)出其振蕩頻率，將其與標(biāo)稱頻率32768Hz相比較。若測(cè)得頻率大于32768Hz，說(shuō)明負(fù)載電容CL偏小。這時(shí)可采用并聯(lián)一個(gè)附加電容CS，以產(chǎn)生所需的總負(fù)載電容CI，即CI=CL CS；若測(cè)得頻率小于32768Hz，說(shuō)明負(fù)載電容CL偏大，可采用串聯(lián)一個(gè)加電容CS，以產(chǎn)生所需的總負(fù)載電容CI，即1/CI=1/CL 1/CS。通過(guò)對(duì)輔助電容CS逐步調(diào)整，使振蕩頻率最終達(dá)到或逼近32768Hz。

如果實(shí)際的負(fù)載電容配置不當(dāng)，第一會(huì)引起線路參考頻率的誤差，另外如在發(fā)射接收電路上會(huì)使晶振的振蕩幅度下降(不在峰點(diǎn))，影響混頻信號(hào)的信號(hào)強(qiáng)度與信噪。當(dāng)波形出現(xiàn)削峰，畸變時(shí)，可增加負(fù)載電阻調(diào)整(幾十K到幾百K)，要穩(wěn)定波形是并聯(lián)一個(gè)1M左右的反饋電阻。

深圳市晶光華電子有限公司專注石英晶振生產(chǎn)26年，強(qiáng)大的專業(yè)團(tuán)隊(duì)，服務(wù)超過(guò)5000+客戶，年產(chǎn)能6億PCS，1天試樣，3天測(cè)試，1周交貨；如果您對(duì)我們的石英晶振感興趣，歡迎咨詢我們的客服，獲取詳細(xì)資料，我們將為您提供專業(yè)貼心的服務(wù)。